ARCHITETTURA DEGLI ELABORATORI 3

A.A. 1999/2000

DOCENTE : Laura Ricci

Finalita' del corso:

Analizzare in maniera rigorosa diverse classi di sistemi di elaborazione parallela , fornendo un insieme di strumenti per la valutazione di tali sistemi e delle loro prestazioni anche in relazione agli strumenti statici definiti negli ambienti di programmazione.

PROGRAMMA D'ESAME:

• Modello dataflow (SFK 16.4)

  Caratteristiche generali del modello (BTV 12.1.1);

  Rappresentazione di un programma data-flow (BTV 12.1.2);

  Modelli statici vs. dinamici: unraveling interpreter (BTV 12.2.3);

  Rappresentazione delle strutture dati;

  Modello Explicit Token Storage;

  Cenni ad architetture data flow statiche e dinamiche.

   

• Architetture uniprocessor pipeline (SFK5)

  Richiami su architetture pipeline:

  Modello generale;

  Progettazione di processori pipeline: alternative di progetto.

   

• Architetture superscalari (SFK 7)

  Degradi presenti in architettura pipeline: hazard strutturali, data hazard, control hazards;

  Politiche di issue delle istruzioni: in order issue vs. out of order issue;

  Esecuzione in odine vs. esecuzione fuori ordine;

  Esecuzione fuori ordine

  Soluzioni base: il caso del CDC6600, tecniche di scoreboarding, l'algoritmo di Tomasulo

  Struttura generale di un processore superscalare

  Fase di fetch / decode

  Tecniche di allineamento delle istruzioni

  Tecniche di predizione di salto (SFK 8)

  Classificazione dei salti

  Salto ritardato

  Meccanismi di predizione del salto e dell'indirizzo target

  Tecniche statiche

  Tecniche dinamiche basate su automi;

  Meccanismi di implementazione: branch target buffer, branch history table, uso di informazione aggiuntive nel cache

  Predittori che sfruttano la correlazione tra diverse istruzioni di salto

  Istruzioni con guardia

  Fase di issue:

  Allineamento delle istruzioni nella fase di issue

  Fetch degli operandi: politiche issue bound e dispatch bound

  Eliminazione di riuso di memoria: tecniche di renaming dei registri

  Meccanismi per l'implementazione del renaming:

  Allocazione dei registri di renaming

  Tecniche di accesso ai registri di renaming

  Esecuzione fuori ordine: uso di shelving buffers, esecuzione data flow-like

  Sincronizzazione dinamica delle istruzioni: scoreboarding

  Esecuzione speculativa: stato look-ahead, in ordine, architetturale

  Meccanismi di implementazione: reorder buffer, history buffer

  Ordinamento di load/stores: alternative possibili.

  Studio di casi

   

Architetture che supportano il multithreading

(SFK 16.1,16.2,16.3)

Il problema della latenza;

Tecniche di mascheramento della latenza;

Il multithreading: blocked multithreading, cycle by cycle multithreading, simultaneous multitherading;

Supporti architetturali per il multithreading;

Cenni ad architetture multithreaded: MIT Alewife, HEP, TERA.